本文主要介绍数字电路基础（chǔ）知识，用最简洁的内容介绍最核心的知（zhī）识。

1、数字电路是什么?数字电（diàn）路是（shì）利用电源电压（yā）的高电平和低电平分别表示1和0，进而实（shí）现信（xìn）息的表达。模拟信号：随时间连续（xù）变化（huà）的信号。处理模（mó）拟信号的电路就是模拟（nǐ）电（diàn）路。数字信号（hào）：随时间（jiān）不连续（xù）变化的信号，离散变化（huà）。处理（lǐ）数字信号（hào）的（de）电路就（jiù）是数字电路。

2、数值表达我（wǒ）们常用的数值表达方（fāng）式是十进制，但在（zài）数（shù）字电路中采用的是（shì）二进制（zhì），如下图所示：

有符号二进制（zhì）：

3、比（bǐ）特和字节比特：二进制中的一（yī）个数（shù）字位称为（wéi） binary digit，用bit表示（shì），常简写为“b”。字节：1字（zì）节等于8比特，用byte表示（shì），常简写为“B”。4、1K 字节理解的差异K、M、G、T 是表示大数据量时（shí）常用的单位。1K 的大小有 1000(10 的 3 次方（fāng）)和（hé） 1024(2 的 10 次方)两种（zhǒng）计数方法。通常，衡量（liàng）计算机（jī）内存和网络数据包大（dà）小（xiǎo）时，1K 相（xiàng）当于 1024 比（bǐ）特。而在（zài）硬盘等存储器的标签上记述的尺寸或物理（lǐ）学中（zhōng）的 1K 相当于 1000。

5、反码与补码（mǎ）反码 = 原码（mǎ）所有bit位取反补码（mǎ） = 反（fǎn）码+1比（bǐ）如（rú）原码=0101，则反码=1010，补码=1011

6、MOSFET的（de）结构（gòu）目前数字电路基本上都（dōu）是（shì）由（yóu） MOSFET 场效应管构成（chéng）的（de）。MOSFET 是一种在（zài）施加电压后可以像开关一（yī）样工作的半导体器件。MOSFET 有 P 型 MOSFET 和（hé） N 型（xíng） MOSFET 两种。

7、逻（luó）辑运算与基本逻辑门电路(1)逻辑（jí）运算使用 AND(逻（luó）辑与)、OR(逻辑或)、NOT(逻辑（jí）非)三种基本运（yùn）算组合来实现各（gè）种运算。

(2)CMOS 基本逻辑门电路

8、存储元件锁存器(Latch)就是一种存储元件，具有像闩锁一样（yàng）锁住并维持数据的特（tè）性，通过组合基本的逻（luó）辑门可以实现。
(1)最简单的锁（suǒ）存器由一个2输入的AND门组成，将一路（lù）输入与输出连接形成回路（lù）。

(2)D锁存（cún）器(Data Latch，D-Latch，数（shù）据锁存器)由（yóu）4个NAND组（zǔ）成，输入信号有（yǒu）D(DATA)和E(ENABLE)，输出信号有（yǒu）Q和/Q。工（gōng）作逻辑：E 为 0 时保持（chí）前一个数据，E 为 1 时将输入（rù） D 的数据输出到 Q。E为1时输入的 D 直接（jiē）通过 Q 输出。D锁存器构成以及电路组成如下（xià）：

真值表：

(3)D触发器（qì）D 锁（suǒ）存（cún）器和 NOT 门组合，可以实现依（yī）据时钟信号同步（bù）并保存数据（jù）的 D 触发器。D 触发器有（yǒu） D(Data) 和 C(Clock) 两个输（shū）入信号，Q 和

两个输出信号。D触发器电路（lù）组合（hé）如下图所示。

D触发器的（de）电路符号：

工作逻辑：当 D 触 发器的 C 为 0 时，前端 D 锁存（cún）器输出信（xìn）号 D 的值，后端 D 锁存器（qì）保持之前的数据。当 C 为（wéi） 1 时，前端（duān） D 锁存器保（bǎo）持（chí）之前的数据，后（hòu）端 D 锁存器将前端 D 锁存器保持的数（shù）据直（zhí）接（jiē）通过 Q 输（shū）出。

D触（chù）发器由于原（yuán）理和构造简单，广泛应（yīng）用于同步电路。

扩展（zhǎn）知（zhī）识：《建立时（shí）间与保（bǎo）持（chí）时间》D 触发器是由时钟信号的边沿来触发数据的存储动作的（de）。因此（cǐ），需要在时钟沿（yán）前后（hòu）一（yī）段（duàn）时间内将输入（rù）信号（hào）稳定下来（lái）。如果在（zài）时钟变化（huà）时输入（rù）信号也在变化，很可（kě）能无法（fǎ）正确存储数据。因此，为了让 D 触发器（qì）正确存储数（shù）据，需要有建（jiàn）立时间(setup time)和（hé）保持时间(hold time)两个基本条件。建立时间是在时钟变化前必须稳定输入（rù）信号的时间，而（ér）保持时（shí）间是时钟（zhōng）变化后必须稳定输入（rù）信号的（de）时间（jiān）。同时（shí）遵守建立（lì）时（shí）间和保持时间（jiān），就可（kě）以让 D 触（chù）发器正确的存储数（shù）据。具体的（de）时序（xù）图如下（xià）所示：

9、组（zǔ）合（hé）逻辑电路和时序逻辑电（diàn）路数字电路可以分为组逻辑合电路和时序逻辑电路两种。

(1)组合逻（luó）辑电路（lù）组合逻（luó）辑电（diàn）路是指输（shū）出值（zhí）仅由输入信号的状态决定的（de）电路，不依赖于过去（qù）的输入。从（cóng）电路组（zǔ）成上来看，只包含门电路，不包（bāo）含存储元（yuán）件。比（bǐ）如下图所示就是一个组合逻辑电（diàn）路。

(2)时序逻辑电（diàn）路时序逻辑电路（lù）是指输出值同时（shí）依赖于现在和过去输（shū）入信号的逻辑电路（lù）。从电路组成上（shàng）来（lái）看，时序逻辑电路等于组合逻（luó）辑电路+存储电（diàn）路。从工（gōng）作逻辑上（shàng）来看，输出状态（tài）必须反馈（kuì）到输入端，与输入信号共同决定（dìng）组合逻辑的输出。